DIGILENT Anvyl FPGA ploča

Informacije o proizvodu

AnvylTM FPGA ploča je logička ploča visokih performansi optimizirana za korištenje sa Spartan-6 LX45 FPGA. Nudi različite karakteristike uključujući 6,822 rezova, 2.1 Mbita brzog blok RAM-a, pločice takta sa DCM-ovima i PLL-ovima, DSP rezove i brzine takta od 500MHz+. Ploča također dolazi sa opsežnom kolekcijom IP podrške za ploče i referentnih dizajna, kao i velikom kolekcijom dodatnih ploča dostupnih na Digilentu website.

Karakteristike AnvylTM FPGA ploče uključuju opcije FPGA konfiguracije, zahtjeve za napajanje i kompatibilnost sa Adept sistemom za jednostavno programiranje.

FPGA konfiguracija:
Anvyl ploča ima ugrađeni kratkospojnik (JP2) koji vam omogućava da birate između JTAG/USB i ROM režimi programiranja. Ako JP2 nije učitan, FPGA će se automatski konfigurirati iz ROM-a. Ako je JP2 učitan, FPGA će ostati neaktivan nakon uključivanja sve dok se ne konfiguriše sa JTAG ili serijski port za programiranje (USB memorijski stik).

I Digilent i Xilinx pružaju softver za programiranje FPGA i SPI ROM-a. Programiranje files se pohranjuju unutar FPGA u memorijske ćelije bazirane na SRAM-u. Ovi podaci definiraju logičke funkcije FPGA i veze kola i ostaju važeći dok se ne izbrišu isključivanjem napajanja, potvrđivanjem PROG_B ulaza ili prepisani novom konfiguracijom file.

FPGA se također može programirati sa FAT formatiranog memorijskog sticka priključenog na USB-HID HOST port (J14) ako stick sadrži jednu .bit konfiguraciju file u korijenskom direktoriju, JP2 se učitava, a napajanje ploče se prekida. FPGA će automatski odbaciti bilo koji .bit filekoji nisu napravljeni za odgovarajući FPGA.

Napajanja:
Anvyl ploča zahtijeva eksterni izvor napajanja od 5V, 4A ili veći sa srednjim pozitivnim koaksijalnim utikačem od 2.1 mm unutrašnjeg prečnika. Odgovarajuće napajanje je obezbeđeno kao deo Anvyl kompleta. VoltagRegulatorni krugovi kompanije Analog Devices stvaraju potrebna napajanja od 3.3 V, 1.8 V i 1.2 V iz glavnog napajanja od 5 V. LED dioda dobrog napajanja (LD19) pokazuje da svi izvori napajanja rade normalno.

Različite šine napajanja na ploči obezbeđuju napajanje za različite komponente kao što su USB-HID konektori, TFT touchscreen kontroler, HDMI, konektor za proširenje, SRAM, Ethernet PHY I/O, USB-HID kontroleri, FPGA I/O, oscilatori, SPI Flash , Audio kodek, TFT ekran, OLED ekran, GPIO i Pmods.

Adept sistem:
Adept je softverski sistem koji pruža pojednostavljeni konfiguracioni interfejs za programiranje Anvyl ploče. Da biste programirali Anvyl ploču koristeći Adept, morate postaviti ploču i inicijalizirati softver.

Upute za upotrebu proizvoda

1. Uvjerite se da je Anvyl ploča isključena.
2. Ako želite da konfigurišete FPGA iz ROM-a, uverite se da džamper režima na ploči (JP2) nije učitan. Ako želite da konfigurišete FPGA od JTAG ili USB, učitajte JP2.
3. Ako želite da programirate FPGA sa memorijske kartice, uvjerite se da je formatiran FAT i da sadrži jednu .bit konfiguraciju fileu korijenskom direktoriju.
4. Spojite eksterno napajanje sa srednjim pozitivnim koaksijalnim utikačem od 2.1 mm unutrašnjeg promjera kako biste osigurali potrebni izvor napajanja od 5 V, 4 A ili veći.
5. Kada je napajanje povezano, LED dioda za dobro napajanje (LD19) bi trebala pokazati da sva napajanja rade normalno.
6. Ako koristite Adept sistem za programiranje, postavite Anvyl ploču i inicijalizirajte softver prema Adept dokumentaciji.
7. Slijedite posebne upute za programiranje koje su dali Digilent ili Xilinx da biste programirali FPGA koristeći JTAG, USB ili ROM metode.
8. Pogledajte dodatnu dokumentaciju i resurse dostupne na Digilentu webstranica za dodatne informacije o korištenju karakteristika ploče i kompatibilnosti sa dodatnim pločama.

Gotovoview

Anvyl FPGA razvojna platforma je kompletna, spremna za upotrebu platforma za razvoj digitalnih kola zasnovana na brzini -3 Xilinx Spartan-6 LX45 FPGA. Veliki FPGA, zajedno sa 100-mbps Ethernet, HDMI video, 128MB DDR2 memorije, 4.3″ LED pozadinskim osvetljenjem LCD ekranom osetljivim na dodir, 128×32 piksela OLED ekranom, 630 tie point matične ploče, više USB HID kontrolera i I2S audio kodekom, čini Anvyl je idealna platforma za FPGA stanicu za učenje sposobnu da podrži dizajne ugrađenih procesora zasnovanih na Xilinx-ovom MicroBlaze-u. Anvyl je kompatibilan sa svim Xilinx CAD alatima, uključujući ChipScope, EDK i besplatni ISE WebPACK™, tako da se dizajni mogu dovršiti bez dodatnih troškova. Dimenzije ploče su 27.5cm x 21cm.

Spartan-6 LX45 je optimizovan za logiku visokih performansi i nudi:

• 6,822 kriške, od kojih svaka sadrži četiri ulazna LUT-a i osam flip-flopsa
• 2.1 Mbita brze blok RAM memorije
• četiri pločice sata (osam DCM i četiri PLL)
• 58 DSP rezova
• 500MHz+ radni takt

Sveobuhvatna kolekcija IP i referentnih dizajna za podršku za ploče, kao i velika kolekcija dodatnih ploča dostupna je na Digilentu website. Pogledajte stranicu Anvyl na www.digilentinc.com za više informacija.

Karakteristike uključuju:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128MB DDR2 SDRAM
• 2MB SRAM
• 16MB QSPI FLASH za konfiguraciju i skladištenje podataka
• 10/100 Ethernet PHY
• HDMI video izlaz
• 12-bitni VGA port
• 4.3″ LCD ekran sa LED pozadinskim osvetljenjem širokog formata živih boja
• 128×32 piksela 0.9” WiseChip/Univision UG-23832HSWEG04 OLED grafički ekran
• tri dvocifrena sedmosegmentna LED displeja
• I2S audio kodek sa linijskim ulazom, linijskim izlazom, mikrofonom i slušalicama
• 100MHz kristalni oscilator
• ugrađeni USB2 portovi za programiranje i USB-HID uređaje (za miš/tastaturu)
• Digilent USB-JTAG kola sa USB-UART funkcijom
• tastatura sa 16 označenih tipki (0-F)
• GPIO: 14 LED dioda (10 crvenih, 2 žute, 2 zelene), 8 kliznih prekidača, 8 DIP prekidača u 2 grupe i 4 tastera
• matična ploča sa 10 digitalnih ulaza/izlaza
• 32 I/O-a usmjerena na 40-pinski konektor za proširenje (I/O-ovi se dijele sa Pmod portovima)
• sedam 12-pinskih Pmod portova sa ukupno 56 I/O
• isporučuje se sa napajanjem od 20W i USB kablom

FPGA konfiguracija

Nakon uključivanja, FPGA na Anvyl ploči mora biti konfigurirana (ili programirana) prije nego što može obavljati bilo koju funkciju. FPGA se može konfigurirati na tri načina: PC može koristiti Digilent USB-JTAG kola (priključak J12, označen kao "PROG") za programiranje FPGA svaki put kada je napajanje uključeno, konfiguracija file pohranjen u ugrađenom SPI Flash ROM-u može se automatski prenijeti na FPGA pri uključivanju ili programiranju file može se prenijeti sa USB memorijskog sticka na USB HID port označen kao "Host" (J14).
Ugrađeni kratkospojnik (JP2) bira između JTAG/USB i ROM režimi programiranja. Ako JP2 nije učitan, FPGA će se automatski konfigurirati iz ROM-a. Ako je JP2 učitan, FPGA će ostati neaktivan nakon uključivanja sve dok se ne konfiguriše sa JTAG ili serijski port za programiranje (USB memorijski stik).
I Digilent i Xilinx slobodno distribuiraju softver koji se može koristiti za programiranje FPGA i SPI ROM-a. Programiranje files se pohranjuju unutar FPGA u memorijske ćelije bazirane na SRAM-u. Ovi podaci definiraju logičke funkcije FPGA i veze kola i ostaju važeći sve dok se ne izbrišu isključivanjem napajanja, potvrđivanjem PROG_B ulaza ili dok se ne prebrišu novom konfiguracijom file.
FPGA konfiguracija fileje prebačen preko JTAG port i sa USB sticka koristite .bit file tip i SPI programiranje files koristiti .mcs file tip. Xilinx-ov ISE WebPack i EDK softver može kreirati .bit files iz VHDL-a, Verilog-a ili izvora zasnovanog na shemi files (EDK se koristi za dizajne zasnovane na MicroBlaze™ ugrađenom procesoru). Jednom .bit file je kreiran, Anvylov FPGA se može programirati s njim preko USB-JTAG kola (port J12) koristeći ili Digilentov Adept softver ili Xilinxov iMPACT softver. Za generiranje .mcs file od .bit file, koristite PROM File Alat za generator unutar Xilinxovog softvera iMPACT. The .mcs file zatim se može programirati na SPI Flash koristeći iMPACT.

FPGA se također može programirati sa FAT formatiranog memorijskog sticka priključenog na USB-HID HOST port (J14) ako stick sadrži jednu .bit konfiguraciju file u korijenskom direktoriju, JP2 se učitava, a napajanje ploče se prekida. FPGA će automatski odbaciti bilo koji .bit filekoji nisu napravljeni za odgovarajući FPGA.

Power Supplies

Anvyl ploča zahtijeva eksterni izvor napajanja od 5V, 4A ili veći sa srednjim pozitivnim koaksijalnim utikačem od 2.1 mm unutrašnjeg prečnika (odgovarajuće napajanje je obezbeđeno kao deo Anvyl kompleta). VoltagRegulatorna kola kompanije Analog Devices stvaraju potrebna napajanja od 3.3V, 1.8V i 1.2V iz glavnog napajanja od 5V. LED dioda za dobro napajanje (LD19), pokretana ožičenim ILI svih izlaza dobrog napajanja na izvorima napajanja, pokazuje da svi izvori napajanja rade normalno. Na svakoj tračnici su prisutni sljedeći uređaji:

• 5V : USB-HID konektori, TFT touchscreen kontroler, HDMI i konektor za proširenje
• 3.3V: SRAM, Ethernet PHY I/O, USB-HID kontroleri, FPGA I/O, oscilatori, SPI Flash, Audio kodek, TFT ekran, OLED ekran, GPIO, Pmods i konektor za proširenje
• 1.8V : DDR2, USB-JTAG/USB-UART kontroler, FPGA I/O i GPIO
• 1.2V : FPGA jezgro i Ethernet PHY jezgro

Adept System
Adept ima pojednostavljeni konfiguracijski interfejs. Da biste programirali Anvyl ploču koristeći Adept, prvo postavite ploču i inicijalizirajte softver:

• uključite i priključite napajanje
• priključite USB kabl na PC i na USB PROG port na ploči
• pokrenite softver Adept
• uključite Anvylov prekidač za napajanje
• sačekajte da se FPGA prepozna

Koristite funkciju pretraživanja da povežete željeni .bit file sa FPGA i kliknite na dugme Program. Konfiguracija file će biti poslat na FPGA, a dijaloški okvir će pokazati da li je programiranje bilo uspješno. LED dioda za konfiguraciju će zasvijetliti nakon što se FPGA uspješno konfiguriše. Prije početka sekvence programiranja, Adept osigurava da svaka odabrana konfiguracija filesa sadrže ispravan FPGA ID kod – ovo sprečava netačan .bit files od slanja na FPGA. Pored trake za navigaciju i dugmadi za pretraživanje i programiranje, konfiguracijski interfejs pruža dugme Initialize Chain, prozor konzole i statusnu traku. Dugme Initialize Chain je korisno ako je USB komunikacija sa pločom prekinuta. Prozor konzole prikazuje trenutni status, a statusna traka prikazuje napredak u realnom vremenu prilikom preuzimanja konfiguracije file.

DDR2 memorija
Jedan 1Gbit DDR2 memorijski čip se pokreće iz bloka memorijskog kontrolera u Spartan-6 FGPA. DDR2 uređaj, MT47H64M16HR-25E ili ekvivalentan, pruža 16-bitnu magistralu i 64M lokacija. Anvyl ploča je testirana za DDR2 rad pri brzini podataka do 800MHz. DDR2 sučelje slijedi smjernice za pin-out i rutiranje navedene u korisničkom vodiču za Xilinx Memory Interface Generator (MIG). Interfejs podržava SSTL18 signalizaciju, a svi adresni, podaci, satovi i kontrolni signali su usklađeni sa kašnjenjem i kontrolirani impedancijom. Obezbeđena su dva dobro usklađena para signala DDR2 takta tako da se DDR može pokretati sa niskim taktovima iz FPGA.

Flash memorija
Anvyl ploča koristi 128Mbit Numonyx N25Q128 Serial flash memorijski uređaj (organiziran kao 16Mbit po 8) za nepromjenjivo skladištenje FPGA konfiguracije files. SPI Flash se može programirati sa .mcs file koristeći softver iMPACT. FPGA konfiguracija file zahtijeva manje od 12Mbita, ostavljajući 116Mbita dostupnih za korisničke podatke. Podaci se mogu prenijeti na i sa računara na/sa flash uređaja pomoću korisničkih aplikacija ili objekata ugrađenih u iMPACT PROM file generacijski softver. Korisnički dizajni programirani u FPGA također mogu prenositi podatke na i sa blica.
Program za testiranje/demonstraciju ploče se učitava u SPI Flash tokom proizvodnje.

Ethernet PHY
Anvyl ploča uključuje SMSC 10/100 mbps PHY (LAN8720A-CP-TR) uparen sa Halo HFJ11-2450E RJ-45 konektorom. PHY je povezan na FPGA koristeći RMII konfiguraciju. Konfigurisan je da se pokreće u režimu „Sve sposobne, sa omogućenim automatskim pregovaranjem“ pri uključivanju. Tehnički list za SMSC PHY dostupan je u SMSC-u website.

HDMI izlaz
Anvyl ploča sadrži jedan HDMI izlazni port bez baferova. Nebaferovani port koristi HDMI konektor tipa A. Pošto HDMI i DVI sistemi koriste isti standard TMDS signalizacije, jednostavan adapter (dostupan u većini prodavnica elektronike) može se koristiti za pokretanje DVI konektora sa HDMI izlaznog porta. HDMI konektor ne uključuje VGA signale, tako da se analogni ekrani ne mogu pokretati.
19-pinski HDMI konektori uključuju četiri diferencijalna kanala podataka, pet GND priključaka, jednožičnu sabirnicu Consumer Electronics Control (CEC), dvožičnu sabirnicu Display Data Channel (DDC) koja je u suštini I2C sabirnicu, Hot Plug Detect (HPD) signal, 5V signal koji može isporučiti do 50mA i jedan rezervirani (RES) pin. Od toga, diferencijalni kanali podataka, I2C magistrala i CEC su povezani na FPGA.

VGA
Anvyl pruža 12-bitni VGA interfejs koji omogućava do 4096 boja prikazanih na standardnom VGA monitoru. Pet standardnih VGA signala: crveni, zeleni, plavi, horizontalna sinhronizacija (HS) i vertikalna sinhronizacija (VS) se usmeravaju direktno sa FPGA na VGA konektor. Postoje četiri signala koji se rutiraju iz FPGA za svaki od standardnih VGA signala u boji što rezultira video sistemom koji može proizvesti 4,096 boja. Svaki od ovih signala ima serijski otpornik koji kada se kombinuje u kolu, formira razdelnik sa 75-omskim otporom završetka VGA ekrana. Ovi jednostavni sklopovi osiguravaju da video signali ne mogu premašiti VGA specificiranu maksimalnu jačinu zvukatage, i rezultiraju signalima u boji koji su ili potpuno uključeni (.7V), potpuno isključeni (0V) ili negdje između.

Slika 2. VGA interfejs.

 

Slika 3. HD DB-15 konektor, uzorak rupe na PCB-u, dodjela pinova i mapiranje signala u boji.

Koriste se VGA ekrani zasnovani na CRT-u amplitudno modulirani pokretni snopovi elektrona (ili katodni zraci) za prikaz informacija na ekranu presvučenom fosforom. LCD ekrani koriste niz prekidača koji mogu nametnuti voltage preko male količine tečnog kristala, čime se mijenja permitivnost svjetlosti kroz kristal na bazi piksel po piksel. Iako je sledeći opis ograničen na CRT ekrane, LCD ekrani su evoluirali da koriste iste tajming signala kao i CRT ekrane (tako da se diskusija o „signalima“ u nastavku odnosi i na CRT i na LCD). CRT displeji u boji koriste tri elektronska zraka (jedan za crvenu, jednu za plavu i jednu za zelenu) da napajaju fosfor koji prekriva unutrašnju stranu ekrana katodne cijevi (vidi sliku 1). Elektronski snopovi emaniraju iz "elektronskih topova", koji su fino zašiljene zagrijane katode smještene u neposrednoj blizini pozitivno nabijene prstenaste ploče zvane "mreža". Elektrostatička sila koju nameće mreža povlači zrake elektrona pod naponom sa katoda, a te zrake napaja struja koja teče u katode. Ove zrake čestica se u početku ubrzavaju prema mreži, ali ubrzo padaju pod utjecaj mnogo veće elektrostatičke sile koja je rezultat toga što se cijela površina ekrana presvučena fosforom CRT-a puni do 20 kV (ili više). Zrake se fokusiraju na fini snop dok prolaze kroz centar rešetke, a zatim se ubrzavaju da bi udarile na površinu ekrana obloženu fosforom. Fosforna površina svijetli jako na mjestu udara i nastavlja svijetliti nekoliko stotina mikrosekundi nakon što se snop ukloni. Što je veća struja koja se dovodi u katodu, to će fosfor sjajiti jače.

Između mreže i površine ekrana, snop elektrona prolazi kroz vrat CRT-a gdje dva namotaja žice proizvode ortogonalna elektromagnetna polja. Zato što se katodne zrake sastoje od nabijenih čestica
(elektroni), oni mogu biti odbijeni ovim magnetnim poljima. Strujni valni oblici prolaze kroz zavojnice kako bi se proizvela magnetna polja koja stupaju u interakciju s katodnim zrakama i uzrokuju da popreku površinu ekrana u "rasterskom" uzorku, horizontalno slijeva nadesno i vertikalno odozgo prema dolje. Kako se katodna zraka kreće preko površine ekrana, struja koja se šalje elektronskim topovima može se povećati ili smanjiti kako bi se promijenila svjetlina zaslona na tački udara katodnih zraka.

VGA System Timing
Tajming VGA signala određuje, objavljuje, štiti autorska prava i prodaje od strane VESA organizacije (www.vesa.org). Sljedeće informacije o vremenu VGA sistema su date kao nprampo tome kako se VGA monitor može upravljati sa rezolucijom od 640×480. Za preciznije informacije, ili za informacije o drugim VGA frekvencijama, pogledajte dokumentaciju dostupnu na VESA website.
Informacije se prikazuju samo kada se snop kreće "naprijed" (slijeva na desno i odozgo prema dolje), a ne tokom vremena kada se snop vraća nazad na lijevu ili gornju ivicu ekrana. Veliki dio potencijalnog vremena prikaza se stoga gubi u periodima "zamračenja" kada se snop resetuje i stabilizira da započne novi horizontalni ili vertikalni prolaz prikaza. Veličina snopa, frekvencija na kojoj se snop može pratiti preko ekrana i frekvencija na kojoj se snop elektrona može modulirati određuju rezoluciju ekrana. Moderni VGA displeji mogu prihvatiti različite rezolucije, a VGA kontrolno kolo diktira rezoluciju tako što proizvodi vremenske signale za kontrolu rasterskih uzoraka. Kontroler mora proizvoditi sinhronizirajuće impulse na 3.3 V (ili 5 V) kako bi podesio frekvenciju na kojoj struja teče kroz zavojnice za otklon, i mora osigurati da se video podaci primjenjuju na elektronske topove u ispravno vrijeme. Rasterski video displeji definiraju broj "redova" koji odgovaraju broju horizontalnih prolaza koje katoda napravi preko područja prikaza i broj "kolona" koji odgovara području u svakom redu koji je dodijeljen jednom "elementu slike" ili piksel. Tipični displeji koriste od 240 do 1200 redova i od 320 do 1600 kolona. Ukupna veličina ekrana i broj redova i kolona određuju veličinu svakog piksela.

Video podaci obično dolaze iz memorije za osvježavanje video zapisa, s jednim ili više bajtova dodijeljenih svakoj lokaciji piksela (Anvyl koristi četiri bita po pikselu). Kontroler se mora indeksirati u video memoriji dok se snopovi kreću po ekranu, te dohvatiti i primijeniti video podatke na displeju tačno u vrijeme kada se elektronski snop kreće preko datog piksela.

Kolo VGA kontrolera mora generirati HS i VS signale vremena i koordinirati isporuku video podataka na osnovu takta piksela. Piksel sat definira vrijeme dostupno za prikaz jednog piksela informacija. VS signal definira frekvenciju “osvježavanja” displeja, odnosno frekvenciju na kojoj se sve informacije na ekranu ponovo iscrtavaju. Minimalna frekvencija osvježavanja je funkcija intenziteta fosfora i elektronskog snopa ekrana, s praktičnim frekvencijama osvježavanja koje padaju u rasponu od 50Hz do 120Hz. Broj redova koji će biti prikazani na datoj frekvenciji osvježavanja definira horizontalnu frekvenciju „vraćanja“. Za ekran od 640 piksela sa 480 redova koji koristi takt piksela od 25MHz i osvježavanje od 60 +/-1Hz, mogu se izvesti vremena signala prikazana u tabeli ispod. Tajmingi za širinu sinhronizovanog impulsa i intervale prednjeg i zadnjeg ulaza (intervali verande su vremena impulsa pre i posle sinhronizacije tokom kojih se informacije ne mogu prikazati) zasnovane su na zapažanjima uzetim sa stvarnih VGA ekrana.
Kolo VGA kontrolera dekodira izlaz brojača horizontalne sinhronizacije koji pokreće takt piksela za generisanje vremena HS signala. Ovaj brojač se može koristiti za lociranje bilo koje lokacije piksela u datom redu.

Slično, izlaz brojača vertikalne sinhronizacije koji se povećava sa svakim HS impulsom može se koristiti za generiranje vremena VS signala, a ovaj brojač se može koristiti za lociranje bilo kojeg danog reda. Ova dva brojača koja neprekidno rade mogu se koristiti za formiranje adrese u video RAM-u. Nije navedena vremenska veza između početka HS impulsa i početka VS impulsa, tako da dizajner može urediti brojače tako da lako formira video RAM adrese, ili da minimizira logiku dekodiranja za generiranje sinhronizacijskih impulsa.

audio (I2S)
Anvyl ploča uključuje audio kodek Analog Devices SSM2603CPZ (IC5) sa četiri 1/8″ audio priključka za linijski izlaz (J7), izlaz za slušalice (J6), linijski ulaz (J9) i ulaz za mikrofon (J8) .
Audio podaci sampPodržano je do 24 bita i 96KHz, a audio ulaz (snimanje) i audio izlaz (reprodukcija) sampling rate se mogu postaviti nezavisno. Utičnica za mikrofon je mono, a svi ostali priključci su stereo. Utičnicu za slušalice pokreće interni audio kodek amplifier. Tehnički list za audio kodek SSM2603CPZ dostupan je kod Analog Devices website.

TFT ekran osetljiv na dodir
Na Anvylu se koristi 4.3-inčni LCD ekran sa LED pozadinskim osvetljenjem širokog formata u živopisnim bojama. Ekran ima ekran nativne rezolucije 480×272 sa dubinom boje od 24 bita po pikselu. Četvorožični otporni ekran osjetljiv na dodir sa premazom protiv odsjaja pokriva cijelu aktivnu površinu zaslona. LCD ekran i ekran osetljiv na dodir mogu se koristiti nezavisno. Očitavanja dodira su bučnija kada je LCD uključen, ali možete filtrirati šum i još uvijek dobiti brzi sample rate. Ako vam je potrebna maksimalna preciznost i sampAko se radi o stopama, trebalo bi da isključite LCD tokom ekrana osetljivog na dodirampling.
Da bi se prikazala slika, LCD se mora kontinuirano voziti s pravilno vremenskim podacima. Ovi podaci se sastoje od linija i praznih perioda koji formiraju video okvire. Svaki okvir se sastoji od 272 aktivne linije i nekoliko vertikalnih praznih linija. Svaki red se sastoji od 480 perioda aktivnih piksela i nekoliko horizontalnih perioda zatamnjenja.
Za dodatne informacije o korištenju TFT zaslona, ​​pogledajte Vmod-TFT referentni priručnik. Anvyl i Vmod-TFT koriste isti hardver ekrana i zahtijevaju iste kontrolne signale. Referentni dizajni koji koriste Anvyl TFT ekran osjetljiv na dodir mogu se naći na stranici proizvoda Anvyl.

OLED
Na Anvylu se koristi Inteltronic/Wisechip UG-2832HSWEG04 OLED ekran. Ovo obezbeđuje monohromatski displej rezolucije 128×32 piksela, pasivne matrice. Veličina ekrana je 30 mm x 11.5 mm x 1.45 mm. SPI interfejs se koristi za konfigurisanje ekrana, kao i za slanje bitmap podataka na uređaj. Anvyl OLED prikazuje posljednju sliku koja je nacrtana na ekranu dok se ne isključi ili dok se nova slika ne nacrta na ekranu. Osvježavanjem i ažuriranjem se upravlja interno.
Anvyl sadrži isto OLED kolo kao i PmodOLED, sa izuzetkom što je CS# povučen nisko, omogućavajući ekran po defaultu. Za dodatne informacije o upravljanju Anvyl OLED-om, pogledajte referentni priručnik za PmodOLED. Referentni dizajni koji koriste Anvyl OLED ekran mogu se naći na stranici proizvoda Anvyl.

USB-UART most (serijski port)
Anvyl uključuje FTDI FT2232HQ USB-UART most koji omogućava PC aplikacijama da komuniciraju sa pločom koristeći standardne komande Windows COM porta. Besplatni upravljački programi za USB-COM port, dostupni na www.ftdichip.com pod naslovom “Virtualni com port” ili VCP, pretvaraju USB pakete u podatke UART/serijskog porta. Podaci serijskog porta se razmjenjuju sa FPGA pomoću dvožičnog serijskog porta (TXD/RXD) i softverske kontrole toka (XON/XOFF). Nakon što su drajveri instalirani, I/O komande sa PC-a usmjerene na COM port će proizvesti serijski promet podataka na T19 i T20 FPGA pinovima.

FT2232HQ, priključen na port J12, takođe se koristi kao kontroler za Digilent USB-JTAG kola, ali ove dvije funkcije se ponašaju potpuno neovisno jedna od druge. Programeri zainteresirani za korištenje UART funkcionalnosti FT2232 u okviru svog dizajna ne moraju brinuti o JTAG kola koja ometaju njihove podatke, i obrnuto.

USB HID Hostovi
Dva Microchip PIC24FJ128GB106 mikrokontrolera obezbeđuju Anvylu mogućnost USB HID hosta. Firmver u mikrokontrolerima može pokretati miša ili tastaturu spojenu na USB konektore tipa A na J13 i

J14 označen
“HID” i “HOST”. Čvorišta nisu podržana, tako da se na svakom portu može koristiti samo jedan miš ili jedna tastatura.

Slika 9. USB HID interfejs.

“HOST” PIC24 prenosi četiri signala u FPGA – dva su namijenjena kao port za tastaturu/miš prema PS/2 protokolu, a dva su povezana na dvožični serijski port za programiranje FPGA, tako da se FPGA može programirati sa file pohranjene na USB memorijskom uređaju. Da biste programirali FPGA, priključite FAT formatiran memorijski stick koji sadrži jedno .bit programiranje file u korijenskom direktoriju, učitajte JP2 i napajajte ploču. Ovo će uzrokovati da PIC procesor programira FPGA i svaki netačan bit files će automatski biti odbijen. Imajte na umu da PIC24 čita pinove moda, init i done FPGA, i može pokretati PROG pin kao dio programske sekvence.

HID kontroler
Za pristup USB host kontroleru, EDK dizajni mogu koristiti standardnu ​​PS/2 jezgru (ne-EDK dizajni mogu koristiti jednostavnu mašinu stanja).

Miševi i tastature koji koriste PS/2 protokol1 koriste dvožičnu serijsku magistralu (sat i podaci) za komunikaciju sa glavnim uređajem. Obje koriste 11-bitne riječi koje uključuju startni, stop i neparni paritetni bit, ali paketi podataka su organizirani drugačije, a sučelje tastature omogućava dvosmjerni prijenos podataka (tako da glavni uređaj može osvijetliti LED diode stanja na tastaturi). Vremenski rasporedi autobusa su prikazani na slici. Signali sata i podataka se pokreću samo kada dođe do prijenosa podataka, a inače se drže u stanju mirovanja na logičkoj '1'. Tajming definira zahtjeve za signalom za komunikaciju miš-host i dvosmjernu komunikaciju tipkovnicom. PS/2 interfejs kola se može implementirati u FPGA za kreiranje interfejsa tastature ili miša.

Tastatura
Tastatura koristi drajvere otvorenog kolektora tako da tastatura ili priključeni glavni uređaj može pokretati dvožičnu magistralu (ako glavni uređaj neće slati podatke na tastaturu, tada host može koristiti portove samo za unos).
Tastature u PS/2 stilu koriste kodove za skeniranje za komunikaciju podataka o pritisku tipki. Svakom tasteru je dodeljen kod koji se šalje svaki put kada se taster pritisne. Ako se tipka drži pritisnuto, kod za skeniranje će se više puta slati otprilike jednom svakih 100 ms. Kada se ključ otpusti, šalje se F0 (binarni “11110000”) šifra ključa, nakon čega slijedi kod za skeniranje otpuštenog ključa. Ako se ključ može pomaknuti kako bi se proizveo novi znak (kao veliko slovo), tada se pored koda za skeniranje šalje znak za pomak, a domaćin mora odrediti koji će ASCII znak koristiti. Neki ključevi, koji se nazivaju prošireni ključevi, šalju E0 (binarni “11100000”) ispred koda za skeniranje (i mogu poslati više od jednog koda za skeniranje). Kada se otpusti produženi ključ, šalje se E0 F0 kod za otvaranje, a zatim kod za skeniranje. Skenirani kodovi za većinu ključeva prikazani su na slici. Host uređaj također može slati podatke na tastaturu. Ispod je kratka lista nekih uobičajenih naredbi koje domaćin može poslati.

• ED: Postavite LED diode Num Lock, Caps Lock i Scroll Lock. Tastatura vraća FA nakon prijema ED, zatim host šalje bajt za postavljanje LED statusa: bit 0 postavlja Scroll Lock, bit 1 postavlja Num Lock, a bit 2 postavlja Caps lock. Bitovi 3 do 7 se zanemaruju.
• EE: Eho (test). Tastatura vraća EE nakon prijema EE.
• F3: Postavite brzinu ponavljanja koda za skeniranje. Tastatura vraća F3 po prijemu FA, a zatim host šalje drugi bajt da podesi brzinu ponavljanja.
• FE: Ponovo pošalji. FE usmjerava tastaturu da ponovo pošalje najnoviji kod za skeniranje.
• FF: Resetovati. Resetuje tastaturu.

Tastatura može slati podatke hostu samo kada su i podaci i linija sata visoki (ili neaktivni). Pošto je host glavni sabirnice, tastatura mora provjeriti da li host šalje podatke prije pokretanja sabirnice. Da bi se to olakšalo, linija sata se koristi kao signal za "čisto slanje". Ako host povuče liniju sata nisko, tastatura ne smije slati nikakve podatke dok se sat ne pusti. Tastatura šalje podatke hostu u 11-bitnim riječima koje sadrže početni bit '0', nakon čega slijedi 8-bitni kod za skeniranje (prvo LSB), nakon čega slijedi neparni paritetni bit i završava se stop bitom '1'. Tastatura generiše 11 prelaza takta (na 20 do 30KHz) kada se podaci šalju, a podaci su validni na opadajućoj ivici takta.

Ne pridržavaju se svi proizvođači tastatura striktno PS/2 specifikacija; neke tastature možda neće proizvesti odgovarajuću signalizacijutage ili koristite standardne komunikacijske protokole. Kompatibilnost sa USB hostom može varirati između različitih tastatura. 1

Kodovi za skeniranje za većinu PS/2 ključeva prikazani su na donjoj slici.

Miš
Miš emituje sat i signal podataka kada se pomera, u suprotnom, ovi signali ostaju na logičkoj '1'. Svaki put kada se miš pomjeri, tri 11-bitne riječi se šalju sa miša na glavni uređaj. Svaka od 11-bitnih riječi sadrži početni bit '0', nakon čega slijedi 8 bitova podataka (prvo LSB), nakon čega slijedi neparni paritetni bit, a završava se stop bitom '1'. Dakle, svaki prijenos podataka sadrži 33 bita, gdje su bitovi 0, 11 i 22 '0' početni bitovi, a bitovi 11, 21 i 33 su '1' zaustavni bitovi. Tri 8-bitna polja podataka sadrže podatke o kretanju kao što je prikazano na gornjoj slici. Podaci su važeći na opadajućoj ivici takta, a period takta je 20 do 30KHz.
Miš pretpostavlja relativni koordinatni sistem pri čemu pomeranje miša udesno generiše pozitivan broj u polju X, a pomeranje ulevo generiše negativan broj. Isto tako, pomeranje miša nagore generiše pozitivan broj u polju Y, a pomeranje prema dole predstavlja negativan broj (XS i YS bitovi u statusnom bajtu su bitovi predznaka – '1' označava negativan broj). Veličina X i Y brojeva predstavlja brzinu kretanja miša – što je veći broj, to se miš brže kreće (XV i YV bitovi u statusnom bajtu su indikatori prekoračenja kretanja – '1' znači da je došlo do prelivanja) . Ako se miš neprekidno kreće, 33-bitni prijenosi se ponavljaju svakih 50 ms ili tako. L i R polja u statusnom bajtu označavaju pritiskanje lijevog i desnog gumba ('1' označava da je tipka pritisnuta).

Tastatura
Anvyl tastatura ima 16 označenih tastera (0-F). Postavljen je kao matrica u kojoj je svaki red dugmadi s lijeva na desno vezan za iglu reda, a svaki stupac od vrha do dna je vezan za iglu kolone. Ovo daje korisniku četiri igle za redove i četiri igle kolone za adresiranje pritiska na dugme. Kada se pritisne dugme, pinovi koji odgovaraju redu i koloni tog dugmeta su povezani.
Da bi se pročitalo stanje dugmeta, iglica kolone u kojoj se dugme nalazi mora biti pritisnuta nisko, dok su ostala tri igla kolone podignuta visoko. Ovo omogućava sva dugmad u toj koloni. Kada se pritisne dugme u toj koloni, odgovarajući pin reda će očitati logički nizak nivo.
Stanje svih 16 dugmadi može se odrediti u procesu od četiri koraka omogućavanjem svake od četiri kolone jednu po jednu. Ovo se može postići rotiranjem uzorka "1110" kroz igle kolone. Tokom svakog koraka, logički nivoi pinova reda odgovaraju stanju dugmadi u toj koloni.

Da biste omogućili istovremeni pritisak na dugme u istom redu, umesto toga konfigurišite pinove kolone kao dvosmerne sa unutrašnjim pull-up otpornicima i držite kolone koje se trenutno ne čitaju na visokoj impedanciji.

Oscilatori/Satovi
Anvyl ploča uključuje jedan kristalni oscilator od 100MHz povezan na pin D11 (D11 je GCLK ulaz u banci 0). Ulazni sat može pokretati bilo koju ili sve četiri pločice za upravljanje satom u Spartan-6. Svaka pločica uključuje dva Digital Clock Managera (DCM) i jedan Phase-Locked Loop (PLLs).DCM-ovi pružaju četiri faze ulazne frekvencije (0º, 90º, 180º i 270º), podijeljeni sat koji može biti podijeljen na ulazni sat bilo kojim cijelim brojem od 2 do 16 ili 1.5, 2.5, 3.5… 7.5 i dva izlaza antifaznog takta koji se mogu pomnožiti s bilo kojim cijelim brojem od 2 do 32 i istovremeno podijeliti s bilo kojim cijelim brojem od 1 do 32.

PLL-ovi koriste Voltage Kontrolisani oscilatori (VCO) koji se mogu programirati da generišu frekvencije u opsegu od 400MHz do 1080MHz postavljanjem tri seta programabilnih razdjelnika tokom FPGA konfiguracije. VCO izlazi imaju osam jednako raspoređenih izlaza (0º, 45º, 90º, 135º, 180º, 225º, 270º i 315º) koji se mogu podijeliti s bilo kojim cijelim brojem između 1 i 128.

Osnovni I / O
Anvyl ploča uključuje četrnaest LED dioda (deset crvenih, dvije žute i dvije zelene), osam kliznih prekidača, osam DIP prekidača u dvije grupe, četiri dugmeta, tri dvocifrena sedmosegmentna displeja i 630 tie point-master table sa deset digitalnih I/O. Dugmad, klizni prekidači i DIP prekidači su povezani na FPGA preko serijskih otpornika kako bi se spriječilo oštećenje od slučajnih kratkih spojeva (moglo bi doći do kratkog spoja ako je FPGA pin dodijeljen gumbu ili kliznom prekidaču nenamjerno definiran kao izlaz). Tasteri su "trenutni" prekidači koji obično generiraju niski izlaz kada su u mirovanju, a visoki samo kada se pritisnu. Klizni prekidači i DIP prekidači generiraju konstantne visoke ili niske ulaze ovisno o njihovoj poziciji. Deset I/O digitalnih matičnih ploča (BB1 – BB10) su povezani direktno na FPGA tako da se lako mogu ugraditi u prilagođena kola.

Dugmad	Klizni prekidači	DIP prekidači	LED diode			Breadboard
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Tabela 1. Osnovni I/O pinout.

Sedmosegmentni displej

Anvyl ploča sadrži tri dvocifrena sedmosegmentna LED displeja sa zajedničkom katodom. Svaka od dvije cifre je sastavljena od sedam segmenata raspoređenih u šablonu „osmica“, sa LED diodom ugrađenom u svaki segment. Segmentne LED diode mogu biti pojedinačno osvijetljene, tako da se bilo koji od 2 uzoraka može prikazati na cifri osvjetljavanjem određenih LED segmenata i ostavljanjem drugih tamnim. Od ovih 128 mogućih obrazaca, deset koji odgovaraju decimalnim znamenkama su najkorisniji.
Zajednički katodni signali dostupni su kao šestocifreni ulazni signali za „omogućavanje” na tri dvocifrena displeja. Anode sličnih segmenata na svih šest cifara su povezane u sedam čvorova kola označenih od AA do AG (dakle, npr.ampDakle, šest “D” anoda od šest cifara grupisane su zajedno u jedan čvor kola nazvan “AD”). Ovih sedam anodnih signala dostupni su kao ulazi za dvocifrene displeje. Ova šema povezivanja signala stvara multipleksirani displej, gdje su anodni signali zajednički za sve cifre, ali mogu osvijetliti samo segmente cifre čiji je odgovarajući katodni signal potvrđen.

Kolo kontrolera ekrana za skeniranje može se koristiti za prikaz dvocifrenog broja na svakom displeju. Ovo kolo pokreće katodne signale i odgovarajuće anodne uzorke svake znamenke u stalnom nizu koji se ponavlja, brzinom ažuriranja koja je brža od reakcije ljudskog oka. Svaka cifra je osvijetljena samo jednu šestinu vremena, ali pošto oko ne može uočiti zamračenje cifre prije nego što se ponovo osvijetli, cifra se čini kontinuirano osvijetljena. Ako je brzina ažuriranja (ili “osvježavanja”) usporena na određenu tačku (oko 45 herca), tada će većina ljudi početi vidjeti da ekran treperi.
Da bi svaka od šest cifara izgledala sjajno i neprekidno osvetljeno, svaka cifra treba da se pokreće jednom svakih 1 do 16ms (za frekvenciju osvežavanja od 1KHz do 60Hz). Za nprampNaime, u šemi osvježavanja od 60 Hz, cijeli ekran bi se osvježavao jednom svakih 16 ms, a svaka cifra bi bila osvijetljena za 1/6 ciklusa osvježavanja, ili 2.67 ms. Kontroler mora osigurati da je ispravan anodni uzorak prisutan kada se pokreće odgovarajući katodni signal. Da bi se ilustrovao proces, ako je Cat1 potvrđena dok su AB i AC potvrđene, tada će se prikazati "1" na poziciji cifre 1. Zatim, ako je Cat2 potvrđen dok su AA, AB i AC potvrđeni, tada će "7" biti prikazano na poziciji cifre 2. Ako se Cat1 i AB, AC pokreću 8ms, a zatim se Cat2 i AA, AB, AC pokreću 8ms u beskonačnom nizu, na displeju će biti prikazano „17“. BivšiampDole je prikazan vremenski dijagram za dvocifreni kontroler.

Brojači proširenja
Anvyl ploča ima 2×20 pinski konektor i sedam 12-pinskih Pmod portova. Pmod portovi su 2×6 pod pravim uglom, 100-mil ženski konektori koji rade sa standardnim 2×6 pin zaglavljima dostupnim od raznih distributera kataloga. Svaki 12-pinski Pmod port pruža dva 3.3V VCC signala (pinovi 6 i 12), dva signala za uzemljenje (pinovi 5 i 11) i osam logičkih signala. VCC i Ground pinovi mogu isporučiti do 1A struje. Pmod signali podataka nisu upareni parovi i rutiraju se koristeći najbolje dostupne staze bez kontrole impedancije ili usklađivanja kašnjenja. Digilent proizvodi veliku kolekciju Pmod dodatnih ploča koje se mogu pričvrstiti na Pmod portove. Imamo skup preporučenih Pmodova za Anvyl pod nazivom “Anvyl Pmod Pack”.

40-pinski konektor za proširenje ima 32 I/O signala koji se dijele sa Pmods JD, JE, JF i JG. Takođe obezbeđuje GND, VCC3V3 i VCC5V0 veze.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Tabela 2. Pmod pinout.

Autorsko pravo Digilent, Inc. Sva prava zadržana.
Ostali spomenuti nazivi proizvoda i kompanija mogu biti zaštitni znaci njihovih vlasnika.

Dokumenti / Resursi

DIGILENT Anvyl FPGA ploča [pdf] Korisnički priručnik XC6SLX45-CSG484-3, Anvyl FPGA ploča, Anvyl FPGA, ploča

Reference

• Uputstvo za upotrebu